UTILITY MODEL KOKAI PUBLICATION (U)

No. Hei 1-162922 November 14, 1989

Int. Cl4:

H 03 F 1/52

Title of the Device:

PROTECTION CIRCUIT FOR OPERATIONAL AMPLIFIER

Application No.:

Sho 63-60271

Filing Date:

May 7, 1988

Applicant:

Yokogawa Electric Corporation

Creator of Device: N. Yamashita

Creator of Device:

T. Odohira

Creator of Device:

M. Kimura

Agent:

S. Ozawa, Patent Attorney

[CLAIM OF UTILITY MODEL REGISTRATION]

A protection circuit for an operational amplifier, characterized by comprising a first limiting resistor connected to an output terminal of an operational amplifier; a second limiting resistor connected in series to the first limiting resistor and a circuit output terminal; a diode connected to the connecting point between the first limiting resistor and the second limiting resistor for limiting the voltage of the output terminal of the operational amplifier; a feedback resistor connected between the circuit output terminal and an inverting input terminal of the operational amplifier; and an input resistor, one terminal of which is connected to the inverting input terminal and to the other terminal of which is applied input signals.

[BRIEF DESCRIPTION OF THE DRAWINGS]

Fig. 1 is a circuit diagram showing the configuration of an embodiment according to the present device;

Fig. 2 is a circuit diagram showing the circuit configuration of a first conventional operational

amplifier;

Fig. 3 is a circuit diagram showing the circuit configuration of a second conventional operational amplifier;

Fig. 4 is a partial circuit diagram showing a first configuration of an output stage of an operational amplifier shown in Fig. 3; and

Fig. 5 is a partial circuit diagram showing a second configuration of an output stage of an operational amplifier shown in Fig. 3.

Q₁ Operational amplifier

 Q_2 to Q_4 Transistors

R₁ Input resistor

R_f Feedback resistor

D_z Zener diode

V_{cc} Power supply voltage

E_L Circuit voltage

⑬日本園特許庁(JP)

@突用新案出腳公關

⑩ 公開実用新案公報(U)

平1-162922

®Int. Cl. 1

識別記号

庁内整理番号

@公開 平成1年(1989)11月14日

H 03 F 1/52

Z - 6707 - 5J

審査器求 未請求 請求項の数 1 (金2頁)

図今案の名称 演算増幅器の保護回路

匈寒 顧 昭63-60271

@出 願 昭63(1988)5月7日

下 侰 行 ш ②考案 考 飔 土 ΣĮZ. 澈 **②≫** 案 者 木 Ħ 僔 **横河電機株式会社** の出り頭 人

東京都武蔵野市中町 2 丁目 9 番32号 横河軍機株式会社內 東京都武政野市中町 2 丁目 9 番32号 横河軍機株式会社內 東京都武蔵野市中町 2 丁目 9 番32号 梭河軍機株式会社內

東京都武蔵野市中町2丁目9番32号

四代 理 人 弁理士 小沢 信助

砂実用新実業録請求の範囲


演算増幅器の出力端に接続された第1制限抵抗 と、この第1制限抵抗と回路出力端とに直列に接 続された第2制限抵抗と、この第1制限抵抗と第 2制限抵抗との接続点に接続されて演算増幅器の 出力端の電圧を制限するダイオードと、前記回路 出力端と前記頃算増幅器の反転入力端との固に接 続された帰還抵抗と、一端がこの反転入力端に接 続された帰還抵抗と、一端がこの反転入力端に接 続された帰還抵抗と、一端がこの反転入力端に接 続された場置に入力信号が印加される入力抵抗とを 具備することを特徴とする演算増幅器の保護回 路。

図面の簡単な説明


第1図は本考案の1実施例の構成を示す回路 図、第2図は従来の第1の演算増幅器の回路構成 を示す回路図、第3図は従来の第2の演算増幅器 の回路構成を示す回路図、第4図は第3図に示す 横算増幅器の出力段の第1の構成を示す部分回路 図、第5図は第3図に示す演算増幅器の出力段の 第2の構成を示す部分回路図である。

Q.…演算増幅器、Q.~Q.…トランジスタ、R. …入力抵抗、R.…帰選抵抗、D.…ツエナーダイ * オード、V_∞…電源電圧、E.…回路電圧。

第一図



奖期 平1-162922(2)



⑩ 日本 国特 許 庁(JP) ⑪実用新案出願公開

◎ 公開実用新案公報(U) 平1-162922

⑤Int. Cl. 1

識別記号

庁内整理番号

❸公開 平成 [年(1989)11月14日

H 03 F 1/52

Z - 6707 - 5J

審査請求 未請求 請求項の数 1 (全 頁)

図考案の名称

演算増幅器の保護回路

爾 昭63-60271 ②)実

澈

願 昭63(1988)5月?日 29出

向考 案 者

下

信行

東京都武蔵野市中町2丁目9番32号 横河電機株式会社内

⑩考 案 者

尾土平

東京都武蔵野市中町2丁目9番32号 横河電機株式会社内

⑩考 案 者

木 村

東京都武蔵野市中町2丁目9番32号 横河電機株式会社内 **(↓**).

勿出 願 人

弁理士 小沢 信助

横河 電 機 株 式 会 社 東京都武蔵野市中町 2 丁目 9 番32号

⑫代 理 人

1. 考案の名称

淡算増幅器の保護回路

2. 実用新案登録請求の範囲

3. 考案の詳細な説明

<産業上の利用分野>

本考案は、演算増幅器の保護回路に係り、特にこの演算増幅器に使用する電源電圧以上の電圧を 有する回路電源が混在する回路に使用する場合に、 この回路電源がこの演算増幅器の出力端に短絡す ることによる損傷を避けた演算増幅器の保護回路

に関する.

く従来の技術>

第2図は従来の演算増幅器の回路の構成を示す回路図である。

Q1は演算増幅器であり、その反転入力端(一)は入力抵抗Riを介して入力端TIに接続されると共に回路出力端T2に帰還抵抗Riを介して接続されている。また、演算増幅器Q1の出力端は制限抵抗Roを介して回路出力端T2に接続され、さらにその非反転入力端(+)は共通電位点COMに接続されている。

このような構成によると、例えば回路出力端T2が演算増幅器Q1の電源電圧±Vccより高い回路電圧と1で短絡されても制限抵抗R。の値を大きく選定しておけば、回路電圧E1により演算増幅器Q1の出力端に流れる過大電流を制限抵抗R。により充分に制限することができる。そして、この場合にも入力端T1と回路出力端T2との間の増幅度を損なうこともない。

しかしながら、この場合に高い回路電圧ELが

回路出力端下2に短絡することにより増幅器 Q 1 が損傷を受けるのを避けるために制限抵抗 R 。の値を大きく選定すると、回路の増幅度は変更を受けないものの、回路出力端下2 で利用できる出力電圧、出力電流の振幅が制限される。

そこで、第3図に示すような回路保護の構成が 考えられる。

第3図に示す構成は、第2図に示す構成に対して演算増幅器Q,の出力端と電源端+Vccとの間にはダイオードD,が、電源端-Vccとの間にはダイオードD。がそれぞれ接続されている点が相違している。

この様な構成によれば、回路出力端T2が高電圧の回路電圧ELで短絡されると、この回路電圧 ELにより流れる電流は制限抵抗R。「を介してダイオードD」、D2に流れるので、ダイオードD」、D1に流れるので、ダイオードD」、D1の電圧降下を±0・6Vとすれば、出力電圧のレベルは(+Vcc一0・6V)へ(-Vcc+0・6V)にクランプされる。

従って、出力電圧の振幅は(+ V c c - 0 . 6

V)~(- V c c + O . 6 V)の程度に制限されるだけで、制限抵抗R。 の値は第1図に示す制限抵抗R。に対して小さく選定できる。

ところで、この演算増幅器 Q 1 の出力段は例えば第 4 図に示すように構成されている。

電源端+Vccと-Vccとの間に抵抗Ri、 ダイオードDa、Da、抵抗R2がそれぞれ直列 に接続され、さらにこの直列回路に並列にトラン ジスタQ2のエミッタとコレクタ、抵抗Ra、ト ランジスタQaのエミッタとコレクタがそれぞれ 直列に接続されている。

ナルセミコンダクタ製の型式 L M 2 9 0 4 などがある。

そこで、第5図に示すようにシンク電流を制限する抵抗R』をトランジスタQ」のコレクタ側に挿入する構成の演算増幅器を第3図に示す演算増幅器Q1として採用することも考えられる。

しかし、このような演算増幅器Q 1 を採用して 演算増幅器Q 1 の出力段を保護したとしても、制 限抵抗R。 、ダイオードD 1 、電源端+Vcc を介して、或いは制限抵抗R。 、ダイオードD 2 、電源端-Vccを介して、高圧の回路電圧E しが回路出力端T 2 に短絡して流入する過大電流

により演算増幅器Q、に電源電圧±Vccを供給する電源が破壊される。

<考案が解決しようとする課題>

そこで、本考案は、回路の中に演算増幅器の電源電圧よりも高い電圧である回路電圧が混在する場合に、この回路電圧が回路出力端に短絡しても、演算増幅器の出力振幅を制限せずに、演算増幅器も、演算増幅器の電源電圧を供給する電源をも破壊しない演算増幅器の保護回路を提供することを課題とする。

<課題を解決するための手段>

本考案は、以上の課題を解決するために、演算 増福器の出力端に接続された第1制限抵抗と、され の第1制限抵抗と回路出力端とに直列に接続2 制限抵抗と、ごが1制限抵抗と第2制限抵抗と、ごが1 抵抗との接続点に接続されて減算増配出力端 の電圧を制限するダイオードと、回路出力端 の関係を対するが1 の関係を対するが1 の関係を対するが1 の関係を対するが1 の関係を対するが1 の関係を対するが1 の関係を対するが1 の関係を対するように を対するように がこの反転入力抵抗とを具備するように

ر الأ

したものである。

〈作 用〉

回路出力端が高電圧で短絡された場合には、第 1制限抵抗により演算増幅器の出力端に流入する 短絡電流を制限し、さらにダイオードにより演算 増幅器の出力電圧の振幅を制限すると共にこのの イオードに流れる短絡電流を所定の回路にご数 出力。そのうえ第2制限抵抗により演算増幅器の 出力端に流入する短絡電流とダイオードに流れる 短絡電流を共に制限して、演算増幅器の動作を確 保する。

<実施例>

以下、本考案の実施例について図面に基づき説明する。第1図は本考案の1実施例の構成を示す 回路図である。

端子Ta、Taの間に回路電圧ELが印加され、この回路電圧ELを抵抗RsとツエナーダイオードDzの直列回路に印加してツエナーダイオードDzの両端にツエナー電圧Vzを得ている。抵抗Rsの両端にはトランジスタQaのベースとコレ

クタが接続され、そのエミッタと端子T』との間に演算増幅器Q1の電源となる電源電圧Vccを 得ている。

次に、以上のように構成された第1回に示す実施例の動作について説明する。

演算増幅器Q、は入力抵抗Riと帰還抵抗R; で決まる増幅度を有している。

回路出力端下。に電源電圧Vccより高い電圧 である回路電圧ELが接触して短絡された場合は、



接続点Kの電圧VKはダイオードDsにより(V2-0・6V)に制限される。このときにダイオードDsに流れる短絡電流I1は過剰電圧分を吸収する制限抵抗R、により制限され、その値はダイオードDs、ツエナーダイオードD2の許容損失を越えないような値に選定される。

一方、残りの演算増幅器 Q , の出力端に流入する短絡電流 I 2 は制限抵抗 R 。により演算増幅器 Q , の許容損失を越えないように制限される。

以上の制限抵抗Rs、RrとダイオードDsにより、演算増幅器Q1の電源電圧Vccの近くまで出力電圧の振幅を確保し、且つ演算増幅器Q1の出力段の保護をしながら、電源電圧Vccより高い電圧が回路出力端T2に短絡されても演算増幅器Q1の動作が確保される。

<考案の効果>

以上、実施例と共に具体的に説明したように本 考案によれば、簡単な回路構成で、演算増幅器の 電源電圧よりも高い回路電源の電圧で回路出力端 に短絡を起こしても、淡算増幅器の安定な動作を

確保することができる。


4. 図面の簡単な説明

第1図は本考案の1実施例の構成を示す回路図、第2図は従来の第1の演算増幅器の回路構成を示す回路図、第3図は従来の第2の演算増幅器の回路構成を示す回路図、第4図は第3図に示す演算増幅器の出力段の第1の構成を示す部分回路図、第5図は第3図に示す演算増幅器の出力段の第2の構成を示す部分回路図である。


 Q · … 演算増幅器、Q z ~ Q 4 … トランジスタ、R i … 人力抵抗、R f … 帰還抵抗、D 2 … ツエナーダイオード、V c c … 電源電圧、E L … 回路電圧、E L … 回路電圧、E .

代理人 弁理士 小沢 信節


第1図



第 2 図



第3図




230

実開1-16292


1 mm 1 2 20 6

公開実用平成 1─162922

第 4 図



第 5 図



231 実開1-1629

代理人 弁理士 小 沂